KEYNOTE 1 航天嵌入式软件可信性保障研究现状与进展

杨孟飞 院士 中国空间技术研究院 研究员

摘要：随着我国航天事业的快速发展，软件在航天器中的作用和地位越来越突出，软件已成为航天器最重要的组成部分之一，其可信性直接影响任务的成败，因此确保软件可信已成为航天任务的重大需求。

本报告主要对我们十几年来在航天嵌入式软件可信性保障方面的研究工作进行介绍。包括从大量已发生问题中凝练出的航天嵌入式软件十大可信问题，面向可信要素的航天嵌入式软件可信性保障体系，针对动态时序、控制行为、程序实现等嵌入式软件关键可信问题的保障方法，可信保障工具研制及其应用等方面；最后对未来的发展趋势进行了展望。

 

简介：杨孟飞，博士，中国空间技术研究院研究员，博士生导师，中国科学院院士，国际宇航科学院院士。主要从事空间飞行器系统总体、控制系统、控制计算机和可信软件的研究和开发工作。现任探月工程三期探测器系统总设计师。

 

 

KEYNOTE 2 How to Make an IC Healthy for a Long Time?

Shi-Yu Huang  新竹清华大学  教授

摘要：Internet of Things (IoT) devices have found their ways into various applications in smart homes, offices, automobiles, factories, and cities. These new types of devices not only demand new design and manufacturing methodologies, but also bring numerous challenges from the general testing point of view - such as zero-defect quality, high reliability, and long lifetime, etc. To satisfy all these objectives, not only the offline test methods are needed, but also the online monitoring schemes, so that the health condition of an IoT device can be monitored continually throughout its lifetime. By doing so, a run-time failure threat can be detected, diagnosed, and then averted just-in-time through reconfiguration or replacement procedures to minimize the chance of sudden collapse. In this talk, we will discuss the circuit techniques and monitoring methodologies that enable the health conditions monitoring of some home-made test chips. We will demonstrate how the working temperature, worst-case supply voltage glitch, and aging condition of an IoT device in the field can be monitored from the cloud, by riding the free wireless communication function provided by the device itself.

 

简介：Prof. Shi-Yu Huang received his B.S. and M.S. degrees in Electrical Engineering from Taiwan University in 1988 and 1992, respectively, and his Ph.D. degree in Electrical and Computer Engineering from University of California, Santa Barbara, in 1997. He joined the faculty of the Electrical Engineering Department, Tsing Hua University, Taiwan, in 1999.

He has published more than 150 refereed technical papers, and ever co-founded a company in 2007-2012, TinnoTek Inc., specializing a cell-based PLL compiler and system-level power estimation tools. He received the Best-Presentation or Best-Paper Awards five times from IEEE technical meetings (VLSI-DAT’06, VLSI-DAT’13, ATS’14, WRTLT’17, ISOCC’18, respectively), and his current research interests are mainly the cell-based timing circuit designs and their applications to VLSI Testing and Online Monitoring.

 

 

KEYNOTE 3 Digital Microfluidic Biochips: Design Automation, Test, and Security Assessment

Tsung-Yi Ho  新竹清华大学  教授

摘要：This talk offers attendees an opportunity to bridge the semiconductor ICs/system industry with the biomedical and pharmaceutical industries. The presenter will first describe emerging applications in biology and biochemistry that can benefit from advances in electronic “biochips”. Next, technology platforms for accomplishing “biochemistry on a chip” and droplet-based digital microfluidics will be introduced. Then, the presenter will describe system-level synthesis includes operation scheduling and resource binding algorithms, and physical-level synthesis includes placement and routing optimizations. In this way, the audience will see how a “biochip compiler” can translate protocol descriptions provided by an end user (e.g., a chemist or a nurse at a doctor’s clinic) to a set of optimized and executable fluidic instructions that will run on the underlying microfluidic platform.

Testing techniques will be described to detect faults after manufacture and during field operation. A classification of defects will be presented based on data for fabricated chips. Appropriately fault models will be developed and presented to the audience. Design for testability and fault diagnosis techniques will be presented. Security vulnerabilities of microfluidic biochips by identifying potential attacks will be described. The feasibility and stealthiness of possible attacks will be evaluated. Practical and fully integrated cyberphysical error-recovery system that implemented by FPGA will be demonstrated. Errors in droplet operations will be detected using capacitive sensors, the test outcome is interpreted by control hardware, and corresponding error-recovery plans are triggered in real-time for adaptive microfluidic biochips.

 

简介：Tsung-Yi Ho received his Ph.D. in Electrical Engineering from Taiwan University in 2005. He is a Professor with the Department of Computer Science of Tsing Hua University, Hsinchu, Taiwan. His research interests include design automation and test for microfluidic biochips and neuromorphic computing systems. He has been the recipient of the Invitational Fellowship of the Japan Society for the Promotion of Science (JSPS), the Humboldt Research Fellowship by the Alexander von Humboldt Foundation, the Hans Fischer Fellowship by the Institute of Advanced Study of the Technische Universität München, and the International Visiting Research Scholarship by the Peter Wall Institute of Advanced Study of the University of British Columbia. He was a recipient of the Best Paper Awards at the VLSI Test Symposium (VTS) in 2013 and IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems in 2015. He served as a Distinguished Visitor of the IEEE Computer Society for 2013-2015, a Distinguished Lecturer of the IEEE Circuits and Systems Society for 2016-2017, the Chair of the IEEE Computer Society Tainan Chapter for 2013-2015, and the Chair of the ACM SIGDA Taiwan Chapter for 2014-2015. Currently, he serves as the principal investigator of the AI Research Program of Ministry of Science and Technology in Taiwan, an ACM Distinguished Speaker, and Associate Editor of the ACM Journal on Emerging Technologies in Computing Systems, ACM Transactions on Design Automation of Electronic Systems, ACM Transactions on Embedded Computing Systems, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, and IEEE Transactions on Very Large Scale Integration Systems, Guest Editor of IEEE Design & Test of Computers, and the Technical Program Committees of major conferences, including DAC, ICCAD, DATE, ASP-DAC, ISPD, ICCD, etc.

 

 

KEYNOTE 4 高效能图计算机设计的挑战与实践

金海 华中科技大学 教授

摘要：图计算是大数据时代最具挑战的研究工作。除了大量图算法相关的研究工作外，目前从体系结构角度研究高效图计算的研究在业界逐渐得到关注。报告从现有计算机体系结构处理图计算时面临的挑战出发，讨论图计算固有的运行特征和计算需求，提出解决高效图计算所必须的研究方向和工作。最后介绍我们团队在高效图计算加速器方面的研究进展。

 

简介：金海，博士，华中科技大学教授、博士生导师，长江学者特聘教授，国家杰出青年基金获得者，国家“万人计划”科技创新领军人才。

中国计算机学会会士，IEEE Fellow，华中科技大学“大数据技术与系统国家地方联合工程研究中心”主任、“服务计算技术与系统教育部重点实验室”主任。国务院特殊津贴专家，国务院学位委员会第六、七届学科评议组成员，第六、七届教育部科学技术委员会信息学部委员、副主任委员。973 计划“计算系统虚拟化基础理论与方法研究”“云计算安全的基础理论和方法研究”首席科学家、教育部重大专项“中国教育科研网格ChinaGrid”计划的专家组组长、“十三五”“云计算与大数据”国家重点研发计划专家组副组长。中国计算机学会常务理事、湖北省计算机学会理事长。教育部“长江学者和创新团队发展计划”创新团队学术带头人。获国家科技进步二等奖2项、国家发明二等奖1项、国家自然科学四等奖1项、教育部科技进步/技术发明一等奖3项、湖北省科技进步/技术发明一等奖2项。主要研究领域为计算机体系结构、并行与分布式处理等。

 

 

KEYNOTE 5 软件工程智能化与智能软件工程化

吕荣聪 香港中文大学 计算机科学与工程系 教授 系主任

摘要：软件工程和人工智能自诞生以来，就有着迥然不同的发展路径。时至今日，随着人工智能技术和软件工程在各个领域的飞速发展，它们在各方面取得了广泛的交集，应运而生的智能化软件工程正在成为一个新兴的研究方向。在本场讲座中，我将会将人工智能和软件可靠性工程进行有机结合，针对需求分析自动化，代码分析自动化，测试自动化，以及故障诊断自动化，进行一系列的探讨。一方面，数据驱动的机器学习算法，可以赋予软件可靠性研究以全新的范式，从而带来智能化的软件可靠性工程。另一方面，软件可靠性的技术对于各种智能软件应用而言也是至关重要。就前者而言，我们探索，设计，应用各种人工智能方法和机器学习技术在三种软件数据上：代码，用户评论和日志。就后者而言，我会展示如何将传统的软件可靠性技术，特别是测试自动化的概念，应用到人工智能软件上。此次讲座中，我将会详细解释各种数据方向上的研究难点，以及介绍我们利用这些数据对于软工自动化的最新进展。

 

简介：吕荣聪是香港中文大学计算机科学与工程系的教授兼系主任。他曾就职于喷气推进实验室，爱荷华大学和贝尔实验室。他的研究方向包括软件可靠性工程，分布式系统，容错计算，多媒体信息检索，人工智能和机器学习。迄今为止，他已经发表超过500篇期刊和会议论文，总引用量达到31500，h-index为85。他曾担任IEEE Transactions on Reliability, IEEE Transactions on Knowledge and Data Engineering (TKDE), Journal of Information Science and Engineering，IEEE Transactions on Services Computing的副主编。他目前也是ACM Transactions on Software Engineering and Methodology (TOSEM), IEEE Access, 和 Software Testing, Verification and Reliability Journal (STVR)的编委会成员。他被选为IEEE Fellow (2004), AAAS Fellow (2007), Croucher Senior Research Fellow (2008), IEEE Reliability Society Engineer of the Year (2010), ACM Fellow (2015)，以及中国计算机协会海外杰出贡献奖（2018）。

 

 

KEYNOTE 6 Fault tolerant Neural Network Design for Hardware

汪玉 清华大学 电子工程系 长聘教授

摘要：可靠性和安全性是神经网络在硬件部署中的重要课题。一方面，潜力巨大的存算一体新器件往往带有极高的计算误差，而传统器件在卫星等特殊应用中受到辐照影响也会产生硬件故障，此类不可靠硬件会使神经网络性能极具退化。另一方面，针对硬件的注入攻击和反向工程等，对于神经网络的安全应用和知识产权保护也构成了显著威胁。本报告将围绕考虑硬件的神经网络可靠和安全设计方面做一个初步的探索。

首先，针对神经网络可靠性设计，我们将介绍自动化容错网络结构搜索+注错训练的神经网络容错设计框架，该框架可支持随机型硬件故障（一般由辐照引发）和锁定型计算误差（一般为新工艺缺陷）的建模，并得到具备对应容错能力的神经网络结构和网络参数。其次，在硬件架构设计方面，我们提出了独立冗余列及可重构冗余结构，可容忍不同类型的错误分布并降低冗余硬件开销；以及在线硬件检错和纠错结构，对硬件故障进行定位，以防止故障累积。

其次，针对神经网络安全性设计，我们将介绍一种基于稀疏快速梯度的加密方式和运行时加密调度的策略。利用神经网络模型对对抗噪声的敏感性，通过快速梯度来获取模型密钥，在特定位置上对极少量的权重进行加密实现安全性设计。其次，通过运行时的加密调度，可保证任何时刻仅有一层的权重处于明文状态，使得攻击者在任何时刻都无法获取到完整的权重参数。

 

简介：汪玉，清华大学电子工程系长聘教授，从事高能效电路与系统研究。发表高水平论文200余篇，包括IEEE/ACM杂志文章近50篇，谷歌学术引用4400余次。担任ACM SIGDA E-news主编，Microelectronics Journal Special Issue Editor，IEEE TCAD、IEEE TCSVT、JCSC编委，CCF体系结构、计算机工程工艺、容错专委会委员，DAC等国际会议技术委员会委员，ACM杰出演讲者。2016年获得NSFC优秀青年基金，2017年荣获CCF科学技术奖技术发明一等奖，2018年荣获DAC Under 40 Innovator Award，2019年CCF青竹奖。曾获得ASP-DAC 19、FPGA 17、NVMSA 17、ISVLSI 12最佳论文奖，以及10次国际会议最佳论文奖提名。汪玉教授团队提出针对深度学习算法的软硬件协同优化的设计理念，所开发的深度学习FPGA加速器以及相应的定点压缩编译流程在2016年知识产权转化入股北京深鉴科技有限公司，打造世界先进的深度学习芯片与平台，2018年被顶级可重构器件解决方案提供商赛灵思收购。

 

 

KEYNOTE 7 OpenBELT：开源EDA端到端框架的设想

罗国杰 北京大学信息科学技术学院 长聘副教授

摘要：电子设计自动化（EDA）数字设计流程，通过若干步骤完成自系统级硬件描述至版图数据的自动设计。开源开放的完整EDA数字流程，不仅有利于EDA专家快速评估先进算法对全流程结果的影响，也降低芯片设计专家和半导体工艺专家开发定制EDA流程的门槛、快速探索新兴设计方法和新兴工艺。然而，当前开源的EDA代码，要么是孤立的点工具、要么是集成过时算法的流程，无法满足前沿研究和先进生产的需求。EDA流程和工具开发的难度在于对开发者兼备领域知识（硬件设计和制造工艺）、算法设计、以及计算系统各方面技能的需求，限制了EDA算法和工具开发者的快速增长。我们提出解决以上问题的开源EDA端到端框架OpenBELT的设想，解决开源工具的完整性和质量问题，吸收和开拓最先进的算法和技术。

 

简介：罗国杰于2005年获得北京大学计算机科学技术系理学学士学位，于2011年获得美国洛杉矶加州大学计算机科学系博士学位，自2011年8月加入北京大学信息科学技术学院高能效计算与应用中心。他曾获2013年ACM/SIGDA杰出博士论文奖、2017年ASP-DAC十年最具影响力论文奖。他目前的研究兴趣是面向可重构计算和存内计算等技术的设计自动化方法。

 

 

企业Keynote 2 云计算基础设施的可靠计算

陈义全 阿里云智能 系统架构师

摘要：云计算已成为社会不可或缺的基础设施，其可靠性直接影响人们的生活。随着数据中心的成长和业务规模迅速扩大，架构复杂性呈数量级增长，都将产生非预期的数据交互，降低云计算的可靠性。作为云计算基础设施核心组成，服务器硬件数量已达到百万台，如何保障和提升超大规模硬件系统可靠性，面临着巨大挑战。我们不仅需要从硬件设计、测试、生产、运营等环节保障质量、可靠性、QoS，同时需要业务与硬件密切结合，保障业务SLA，最终实现可靠计算。

 

简介：陈义全，阿里巴巴，资深技术专家，负责阿里巴巴服务器软硬件一体化，拥有超过13年云基础设施研发经历，规划/设计/开发阿里巴巴服务器硬件AI（智能化运营）、网卡软硬一体化引擎FusionNet、存储软硬一体化平台Stupa，同时负责国产服务器项目。加入阿里巴巴之前，发明并设计华为服务器黑匣子（业界首创）、硬盘故障隔离、盘符绑定等关键技术，负责ARM服务器性能优化，并获得深圳高层次人才（后备级）。